Architettura CISC e RISC
Le architetture CISC, prevedono accanto a istruzioni semplici anche istruzioni complesse la cui esecuzione richiede l’utilizzo di una complessa unità di controllo.
Le architetture RISC, riducono al minimo indispensabile il numero di istruzioni disponibili e supportano istruzioni semplici che possono essere eseguite velocemente tramite un’unità di controllo molto semplice.
Il CICS prevede un set d’istruzioni molto complesse a livello ISA. Un processore con molte istruzioni con codifiche a lunghezza variabile. Le istruzioni complesse prendono il nome di microprogrammazione.
L’obiettivo della tecnologia RISC è quello di migliorare l’efficienza di un elaboratore da parte del processore. Per effettuare questo miglioramento vengono effettuati meno accessi possibile alla memoria eccetto LOAD e STORE.
CISC
- Enfasi sull’Hardware
- Istruzioni complesse Multi-Clock
- Memory-to-Memory
- Dimensioni del codice più ridotte
- Componenti hardware usati per gestire istruzioni più complesse
RISC
- Enfasi sul Software
- Istruzioni semplificate single-clock
- Register-to-Register
- Grandi dimensioni del codice
- Componenti Hardware usati per realizzare registri
Le prestazioni di un elaboratore vengono date da un’equazione del genere:

Il CISC punta a diminuire il numero di istruzioni per programma, il RISC punta a diminuire il numero di cicli per istruzione.
Nonostante l’evidente vantaggio dell’architettura RISC essa non è riuscita ad affermarsi sul mercato e quasi la totalità dei sistemi operativi Windows sono basati su architetture CISC.
LINK UTILI
Corso su Architettura Degli Elaboratori: https://www.developersumo.com/architettura-degli-elaboratori/
Pagina Instagram: https://www.instagram.com/developer_sumo/
Le nostre applicazioni: https://play.google.com/store/apps/developer?id=Developer+Sumo